

طراحی و شبیه سازی یک تقویت کننده چند طبقه با مصرف توان پایین و سطح اشغالی کم به منظور تغذیه بارهای خازنی

نجمه پالهنک ۱ و حامد امین زاد ۲

۱ دانشجوی کارشناسی ارشد، استان خراسان رضوی، مشهد، بلوار معلم، معلم ۷۱
۲ انشیار، دانشکده مهندسی برق، دانشگاه پیام نور، ۳۶۹۷-۱۹۳۹۵، تهران، ایران

چکیده

تقویت کننده عملیاتی هدایت انتقالی (OTA) بلوک اصلی سیستم های پردازش آنالوگ و سیگنال ترکیبی است که به منظور تقویت سیگنال به کار می رود. استفاده در پیاده سازی فیلترهای آنالوگ، مدارهای نمونه بردار، مبدل های آنالوگ به دیجیتال و دیجیتال به آنالوگ، رگولاتورهای خطی و غیره از جمله کاربردهای تقویت کننده است. از آنجایی که طول کانال و ولتاژ تغذیه مدارهای مجتمع همچنان در حال کاهش می باشند، تقویت کننده های تک طبقه و دو طبقه کاربرد چندانی ندارند. برای این منظور تقویت کننده های چند طبقه استفاده می شوند. این تقویت کننده ها برای دستیابی به دقت های بالا بسیار مهم هستند، زیرا آنها می توانند سوئینگ خروجی بالا و گین بزرگی را با استفاده از ولتاژ تغذیه پایین ارائه دهند. بر این اساس در این مقاله نیز ارائه یک تقویت کننده چند طبقه با توان مصرفی پایین و سطح تراشه اشغالی کم برای بارهای خازنی بزرگ ارائه شده است. عمل جبران سازی آن با استفاده از خازن جبران ساز کوچک انجام شده است تا هم توان مصرفی کاهش داده شود و هم سطح تراشه اشغالی مدار برای اثبات کارایی تقویت کننده پیشنهادی کلیه طراحی و شبیه سازی مداری با فناوری ۱۸۰ نانومتر CMOS و در نرم افزار HSPICE انجام شده است.

واژگان کلیدی: بهبود کنترل، پایداری کوادکپتر، روش فازی

-مقدمه

امروزه تقویت کننده های عملیاتی هدایت انتقالی جهت تقویت کمیت های آنالوگ در دنیای واقعی نقش کلیدی را بازی می کند که این بلوک به وفور در بسیاری از مدارهای الکترونیکی، مخابراتی و کنترلی نظیر فیلترهای آنالوگ، مدارهای نمونه بردار، مبدل های آنالوگ به دیجیتال و دیجیتال به آنالوگ، رگولاتورهای خطی و غیره نقش ایفا می کنند از آنجایی که طول کانال و ولتاژ تغذیه مدارهای مجتمع همچنان در حال کاهش می باشند، تقویت کننده های تک طبقه و دو طبقه کاربرد چندانی ندارند. برای این منظور تقویت کننده های چند طبقه استفاده می شوند. این تقویت کننده ها به برای دستیابی به دقت های بالا بسیار مهم هستند، زیرا آنها می توانند با افزایش سوئینگ خروجی بالا و گین بزرگ با ولتاژ پایین ارائه دهند [۱-۳]. به عبارتی دیگر در تکنولوژی فن آوری های نانو متری سی ماس که ولتاژ تغذیه به شدت کاهش می یابد مسئله سوئینگ و به تبع آن پارامتر سیگنال به نویز (SNR) کاهش می یابد. از طرفی دیگر در بسیاری از کاربردهای تقویت کننده نظیر رگولاتورهای ولتاژ با افت ولتاژ پایین (LDO) نیاز است که بارهای خازنی بزرگی درایو شود. بنابراین در این حالت تقویت کننده بایستی جریان مورد نیاز بار خازنی را بتواند تحمل کند [۳-۵].

مسئله دیگری که در طراحی تقویت کننده های چند طبقه بحث پایداری می باشد. زیرا از لحاظ پاسخ فرکانسی هر طبقه تقویت کننده حداقل یک قطب فرکانس پایین را به وجود می آورد که منجر کاهش حاشیه فاز و در نتیجه باعث تضعیف پایداری می شود که یک محدودیت طراحی تقویت کننده به حساب می آید. بنابراین تقویت کننده های چند طبقه برای رفع مشکلات پایداری نیاز به روش های جبران سازی فرکانسی دارند. در سال های اخیر، چندین توپولوژی جبران سازی فرکانسی، که بیشتر آنها براساس روش جبران سازی میلیری تو در تو (NMC) است، پیشنهاد شده است [۶-۹].

به طور خلاصه برای بارهای بزرگ خازنی، تقویت کننده NMC نیاز به خازن های بزرگ را دارد. این خازن ها یک حلقه بازخورد مثبت ایجاد می کنند که ممکن است منجر به ناپایداری مدار شود که برای اطمینان از پایداری لازم است که ترا رسانی طبقه آخر بزرگ باشد [۴-۵]. بنابراین توپولوژی NMC برای تقویت کننده های بار خازنی با توان مصرفی کم مناسب نیست. برای مقابله با نقاط ضعف تکنیک NMC، طرح های جبران ساز دیگری مانند (MNMCMultipath) و (MNMCMultipath) با NMC و NMC با مقاومت مقاومت فیدفوروارد منفی (NMCFFNR) گزارش شده است.

در تقویت کننده MNMCM برای بهبود پهنای باند یک مسیر feedforward برای حذف قطب-صفر استفاده می شود. در توپولوژی NMCFFNR، علاوه بر یک

مسیر Feedforward، از مقاومت منفی به منظور کاهش اثر منفی حلقه بازخورد مثبت استفاده می شود.

معمولاً برای تقویت کننده های سه طبقه ای با طبقات میانی معکوس کننده، استفاده از روش جبران سازی NMC معکوس یک راه حل جالب می باشد [۱۱-۱۵]. نحوه عملکرد روش NMC و تکنیک های RNMC تقریباً یکسان است، با این تفاوت که در RNMC، خازن گره داخلی Miller به گره خروجی متصل نمی شود و از این رو شرایط برابر، پهنای باند آن ذاتاً بیشتر از NMC در است [۱۲-۱۴].

در تکنولوژی پیشرفته سی ماس با ولتاژ کوچک، به منظور دستیابی به بهره dc بالا و سوئینگ خروجی بزرگ به طور همزمان، تقویت کننده های چهار مرحله ای ارجحیت دارند. مسئله اصلی در طراحی این تقویت کننده ها این است که روش جبران سازی آن ها کمی پیچیده تر از تقویت کننده های سه طبقه می باشد و هر گونه اشتباه در طراحی آن منجر به ناپایداری مدار خواهد شد. از طرفی دیگر برای تضمین پایداری مدار لازم است که خازن جبران سازی به حد کافی بزرگ انتخاب شود که همین امر باعث افزایش توان مصرفی و همچنین سطح تراشه اشغالی می شود. از طرفی دیگر بزرگ بودن خازن ها منجر به کاهش پهنای باند تقویت کننده و پارامتر نرخ چرخش می شود [۲-۴].

برای حل مشکل نرخ چرخش لازم است که جریان مصرفی مدار و همچنین ابعاد ترانزیستورها بزرگ انتخاب شود که همین مسئله باعث افزایش توان مصرفی می شود. واضح است که این باعث می شود که تقویت کننده برای کاربردهایی با توان مصرفی کم مانند دستگاه های قابل حمل که با باتری کار می کنند غیر قابل استفاده باشد.

با توجه به توضیحات بالا، می توان نتیجه گرفت که در طراحی های تقویت کننده چند طبقه بین پارامترهای مختلف مصالحه وجود دارد. برای مثال بین پایداری و سطح تراشه اشغالی، بین پایداری و پهنای باند و سطح تراشه اشغالی و همچنین بین توان مصرفی و پهنای باند یک مصالحه اساسی وجود دارد که نمی توان یکی را قربانی دیگری کرد. بنابراین طراحی تقویت کننده چند طبقه با تکنیک های جبران ساز بهینه از لحاظ توان مصرفی و سزح تراشه کوچک (خازن جبران ساز کوچک) از اهداف اصلی طراحان مدارات آنالوگ می باشد [۱۵-۱۶].

بر این اساس هدف اصلی این تحقیق نیز ارائه یک تقویت کننده چند طبقه با توان مصرفی پایین و سطح تراشه اشغالی کم خواهد بود. که این کار با استفاده از ارائه تکنیک های جبران سازی مناسب انجام خواهد شد به طوری که طبق گفته های فوق اگر بتوان تقویت کننده را با استفاده از خازن جبران ساز کوچک تری پایدار کرد، هم میتوان توان مصرفی کاهش داد و هم سطح تراشه اشغالی مدار را. از طرفی دیگر به خاطر کوچک بودن خازن ها پارامتر نرخ چرخش تقویت کننده افزایش یافته و زمان نشست تقویت کننده نیز بهبود می یابد که این موضوع در طراحی مدارات سوئیچ شونده خازنی خیلی مهم می باشد. کاربرد این تقویت کننده برای بارهای خازنی بزرگ بوده که طراحی و شبیه سازی آن با فناوری ۱۸۰ نانومتر سی ماس انجام خواهد شد.

۲- روش های کلی جبران سازی فرکانسی

تقویت تک طبقه به طور معمول دارای پاسخ فرکانس خوب بوده و می تواند حاشیه ای بیشتر از ۹۰ درجه را در بر داشته باشد، فرض کنید پهنای باند افزایش ده برابر بیشتر از قطب تک باشد. با این حال، بهره DC یک تقویت کننده تک طبقه به طور کلی به اندازه کافی بالا نیست معمولاً نیاز به تقویت کننده های چند طبقه می باشد. در نتیجه، مدارهای چند طبقه دارای چندین قطب هستند که این قطبها فاز منفی به مدار اضافه می کنند و در نتیجه ممکن است حاشیه فاز تقویت کننده افزایش یابد و تقویت کننده شروع به نوسان کند. بنابراین لازم است که حاشیه فاز مدار با اعمال تکنیک های بهبود داده شود که به این پروسه اصطلاحاً جبران سازی گفته می شود.

به طور کلی، برای پایداری مدار می توان از دو رویکرد متفاوت بهره گرفت. ساده ترین راه این است که افت بهره سریع تر باشد تا شیفت فازی که بهره واحد اتفاق می افتد کمتر از -۱۸۰ درجه باشد. این روش با کاهش پهنای باند تقویت کننده، پایداری را تضمین می کند. این روش به طور عمده در تکنیک های تفکیک قطب استفاده می شود [۳-۵] و [۱۷-۱۸].

روش جبران سازی دیگر، افزایش فرکانس بهره واحد با استفاده از تکنیک های افزایش شیفت فاز می باشد. در این حالت، تعداد قطب های تقویت کننده باید تا حد امکان به حداقل برسد، در حالیکه هنوز بهره مدار به اندازه کافی بزرگ باشد. شیفت فرکانس بهره واحد ایده ای اصلی روش هایی است که با اضافه کردن صفر، قطب های از تقویت کننده را حذف می کنند و یا استفاده از مسیره های فیدفوروارد منجر به بهبود حاشیه فاز می شوند [۷-۹].


۲-۱- انواع روش های جبران سازی

۲-۱-۱- جبران سازی موازی


به طور کلی جبران سازی موازی یک روش کلاسیک برای جبران سازی تقویت کننده عملیاتی است. در این روش خازنی به موازات مقاومت خروجی یک طبقه بهره تقویت کننده عملیاتی قرار می گیرد و با این کار قطب مربوط به آن را تغییر می دهد. به دلیل مقدار خازنی بزرگ مورد نیاز برای جبران آمپلی فایر، که در آن هزینه های قابل توجهی از بین می رود، معمولاً در مدار مجتمع استفاده نمی شود

۲-۱-۲- روش تفکیک قطب میلری تکی (SMC)

این روش برای اولین بار در معماری Bipolar مورد استفاده قرار گرفت و سپس به طور گسترده ای در طرح های CMOS از آن استفاده گردید. به طور خلاصه در این روش با قرار دادن یک خازن جبران ساز بین گره های ورودی و خروجی تقویت کننده معکوس کننده، یک قطب غالبی به خاطر فیدبک میسر ایجاد می شود. مزیتی که این روش داشت این بود که بهره DC تقویت کننده در پهنای باند میانی ثابت بود و خازن جبران ساز تاثیری بر عملکرد آن نداشت. ساختار SMC در شکل (۱) نشان داده شده است [۱۹]. از آنجایی که بهره DC طبقه دوم افزایش می یابد، در صفحه S قطب غالب به مبدا مختصات نزدیک تر شده و قطب غیر غالب از مبدا دور می شود. با این کار پایداری تقویت کننده افزایش می یابد. البته این کار تا حد کمی پهنای باند مدار را کاهش می دهد. مشکلی که این روش دارد این است که خازن جبران ساز با ایجاد یک صفر سمت راستی حاشیه فاز مدار را نمی تواند به طور چشم گیری افزایش دهد. راه حلی که برای آن وجود دارد این است که یک مقاومت خنثی کننده یا نالینگ به طور سری با خازن جبران ساز قرار داده می شود. به این روش اصطلاحاً SMCNR گفته می شود. اثر مقاومت خنثی کننده در مراجع [۶-۲۰-۲۱]. بررسی شده است و طبق نتایج آنها می توان گفت اگر مقاومت بیش از حد بزرگ انتخاب شود عمل تفکیک قطب به درستی انجام نمی شود. ساختار SMCNR در شکل (۲) نشان داده شده است.




شکل (۱) ساختار SMC



شکل (۲) ساختار SMCNR

۲-۱-۳- روش جبران سازی میلیری تو در تو و انواع آن


به طور کلی تقویت کننده های چند طبقه دارای قطب و صفر بیشتری نسبت به تقویت کننده های تک طبقه هستند. پاسخ فرکانسی و پاسخ زمانی بسیار پیچیده تری نسبت ساختارهای تک طبقه دارند. در نتیجه، تمام تقویت کننده های چند طبقه دارای مشکلات پایداری حلقه می باشند. جبران ساز میلیر تکی (SMC) برای تقویت کننده دو طبقه ساده استفاده می شود و برای تقویت کننده های چند طبقه از نسخه پیشرفته آن یعنی روش جبران سازی تو-در-تو (NMC) استفاده می شود [۹]. (شکل ۳).



شکل ۳ ساختار NMC پایه

۲-۱-۴- روش جبران سازی RNMC


دیاگرام مفهومی روش RNMC در شکل ۴ نشان داده شده است. همانطور که مشاهده می شود در این روش یکی از خازن های جبران ساز بین گره خروجی طبقه اول و خروجی طبقه دوم، و خازن جبران ساز دیگر بین خروجی طبقه اول و گره خروجی طبقه دوم قرار گرفته است. بنابراین لازم نیست که تقویت کننده طبقه آخر هدایت انتقالی خیلی بزرگی داشته باشد. همچنین عملکرد تقویت کننده های طبقه دوم و سوم نیز از لحاظ اختلاف فاز با روش پایه برعکس می باشد.



شکل ۴ دیاگرام مفهومی روش RNMC

۲-۱-۵- روش جبران سازی MNMC


دیاگرام مفهومی روش MNMC در شکل ۵ نشان داده شده است. همانطور که مشاهده می شود در این روش یک مسیر فیدفورارد با بهره $Af1$ اضافه شده است. این مسیر با اضافه کردن یک صفر سمت راستی قطب دوم مدار را خنثی می کند و در نتیجه پهنای باند مدار را نیز افزایش می دهد. این کار به قیمت افزایش توان مصرفی مدار و سطح تراشه اشغالی انجام می شود. همچنین مسئله دیگری در طراحی این روش بایستی مد نظر قرار گیرد این است که نزدیک بودن صفر و قطب نزدیک به هم مسئله زمان نشست تقویت کننده را کاهش می دهد [۱۰].



شکل ۵) دیاگرام مفهومی روش MNMC

۲-۱-۶- روش جبران سازی NGCC

دیاگرام مفهومی روش NGCC (در شکل ۶) نشان داده شده است [۶]. همانطور که مشاهده می شود این روش حالت بهبود یافته روش MNMC می باشد که در آن دو مسیر فیدفوروارد یکی با بهره $Af1$ و مسیر دیگر با بهره $Af2$ اضافه شده است که این دو مسیر با هم ۱۸۰ درجه اختلاف فاز دارند. مزیتی که NGCC نسبت به MNMC دارد این است که تابع تبدیل آن خیلی ساده تر بوده و پایدار کردن آن به مراتب ساده تر می باشد.




شکل ۶) دیاگرام مفهومی روش NGCC

۲-۱-۷- روش جبران سازی میلر تکی با فیدفوروارد (SMFFC)

در این قسمت به روش های جبران سازی دیگری اشاره می کنیم که برای جبران سازی عمدتا از خازن میلر استفاده نمی کنند.

۲-۱-۸-۱- روش جبران سازی فیدفوروارد بدون خازن (NCF)

دیاگرام مفهومی این ساختار در شکل زیر نشان داده شده است. همانطور که مشاهده می شود این ساختار فاقد هر گونه خازن میلری بین طبقات مختلف می باشد. در عوض برای ایجاد صفرهای سمت چپی از دو مسیر فیدفوروارد استفاده می کند. بنابراین با ایجاد شیف فاز مثبت و کاهش اثر شیف فاز ناشی از قطب ها منجر به افزایش بهره و پهنای باند نیز می شود [۲۲].




شکل ۸) روش جبرانسازی فیدفورارد بدون خازن

۲-۸-۱-۲- روش جبرانسازی NMC غیر استاندارد


علاوه بر روش های NMC روش های دیگه ای هم وجود دارد که ساختار آنها با NMC کمی متفاوت می باشد.

۳- ساختار تقویت کننده پیشنهادی


شکل ۹) بلوک دیاگرام تقویت کننده چند طبقه ارائه شده در این پژوهش را نشان می دهد. همانطور که مشاهده می شود طرح پیشنهادی متشکل از چند تقویت کننده کسکید شده می باشد که برای بهبود عملکرد تقویت کننده از تکنیک جبرانسازی میلر به همراه چند مسیر فیدفورارد استفاده شده است. یکی از مزیت های مهم این تقویت کننده این است که مشابه ساختارهای فیدبک فعال در این تقویت کننده نیز تنها از یک خازن جبرانسازی میلر استفاده شده است بنابراین برخلاف روش NMC و بعضی نسخه های آن که نیاز به چند خازن جبرانسازی دارد، این ساختار سطح تراشه اشغالی را نیز بهبود می دهد. از طرفی دیگر برخلاف روش های نظیر جبرانسازی فیدبک خازنی، جبرانسازی کوپل ضربدری، جبرانسازی صفر فعال و روش جبرانسازی میلری کسکود با تضعیف امپدانس محلی (CLIA) دارای طبقات میانی با گین پایین می باشد که همین امر باعث می شود اول توان مصرفی طبقات میانی کاهش یابد و در ثانی قطب های میانی به حد کافی دور باشند و عمل جبرانسازی را تسهیل کنند. علاوه بر موارد فوق برخلاف روش CLIA که برای ایجاد صفر نیاز به مقاومت و خازن بزرگی در طبقات میانی دارد که همین امر باعث محدود شدن پهنای باند تقویت کننده و افزایش نسبی سطح تراشه اشغالی می شود. این در حالی است که این کار در تقویت کننده پیشنهادی با المان های کوچکتری انجام شده است. لازم به ذکر است که مطابق شکل ۹-ب) در ساختار جبرانسازی کسکود به خاطر تفکیک $gm1$ به دو قسمت (دو مسیر) نیاز به برقراری تطبیق بین دو مسیر می باشد [۲۴]. نسخه دیگری از ساختار [۴۷] در مرجع [۲۵] ارائه شده است که از روش جبرانسازی میلری کسکود با دو حلقه فیدفورارد می باشد. این ساختار نیز در شکل ۹-ج) نشان داده شده است. در این ساختار نیز جهت تصحیح ضرایب میرای قطب های غیر غالب از یک مدار RC (RD) و CD) استفاده شده است. با این کار توانسته اند جبرانسازی داخلی تقویت کننده را حذف کنند. در شکل ۹) gm_i ، C_i و R_i به ترتیب هدایت انتقالی، خازن گره خروجی و مقاومت خروجی آن طبقه و N تعداد طبقات می باشد. همچنین برای بهبود حاشیه فاز از تکنیک حذف قطب به کمک یک مدار RC سری در خروجی طبقات میانی استفاده شده است. این مدار یک صفر نسبتا فرکانس پایین سمت چپی ایجاد می کند که و یکی از قطب های تقویت کننده را حذف می کند. همچنین یک طبقه فیدفورارد با هدایت انتقالی $gmf1$ از ورودی تقویت کننده به گره خروجی مرحله دوم برای ایجاد یک LHP صفر دیگر و برای ایجاد صفر دیگر و انجام حذف قطب استفاده شده است. همچنین برای بهبود پایداری تقویت کننده از یک مسیر فیدفورارد دیگر با هدایت انتقالی $gm2$ استفاده شده است.



شکل ۹- الف)



شکل ۹- ب)




شکل ۹- ج)

شکل ۹- الف- ساختار مفهومی تقویت کننده پیشنهادی به صورت ب- ساختارهای جبران سازی میلری کسکود ج- ساختارهای جبران سازی میلری کسکود با حلقه دوگانه

۱-۳- تحلیل سیگنال کوچک تقویت کننده پیشنهادی

اولین قدم جهت تحلیل سیگنال کوچک و بحث پایداری تقویت کننده بدست آوردن تابع تبدیل آن می باشد. برای سادگی فرض می کنیم که N یعنی تعداد طبقات چهار باشد. برای این کار مدل سیگنال کوچک تقویت کننده پیشنهادی در شکل (۱۰) رسم شده است.



شکل (۱۰) مدل سیگنال کوچک تقویت کننده پیشنهادی

برای سادگی محاسبات از صفرها و قطب های خیلی بالا صرف نظر می شود. به طور کلی تابع تبدیل یک تقویت کننده چند طبقه را می توان به صورت زیر تخمین زد

$$A_v(s) = A_0 \frac{1 + a_0 s + a_1 s^2 + \dots + a_{n-1} s^n}{1 + b_0 s + b_1 s^2 + \dots + b_{m-1} s^m} \quad \& \quad m - n \geq 2 \quad (1)$$

بنابراین تابع تبدیل مدار را با توجه به مدل سیگنال کوچک می تواند به صورت زیر تخمین زد:

$$A_v(s) = A_0 \frac{1 + a_0 s + a_1 s^2}{1 + b_0 s + b_1 s^2 + b_2 s^3 + b_3 s^4} \quad (2)$$

که در رابطه فوق A_0 بهره فرکانس پایین تقویت کننده بوده و و با نوشتن چند KVL و KCL ساده از رابطه زیر بدست می آید:

$$A_0 = -g_{m1} g_{m2} g_{m3} g_{m4} R_1 R_2 R_3 R_4 \quad (3)$$

برای ساده سازی بیشتر مخرج و صورت رابطه (۲) فرضیات زیر را در نظر میگیریم

$$g_{mi} R_i \gg 1, C_L \gg C_m, C_z \gg C_1, C_2, C_3 \quad (4)$$

همچنین با توجه به قوانین KVL و KCL ساده، ضرایب a_0 - a_1 و b_0 - b_3 در رابطه (۲) به صورت زیر خواهند بود

$$a_0 = \frac{g_{mf1} C_m}{g_{m1} g_{m2}} + R_z C_z \quad (5)$$

$$a_1 = \frac{g_{mf1} R_z C_z C_m}{g_{m1} g_{m2}} \quad (6)$$

$$b_0 = g_{m2} g_{m3} g_{m4} R_1 R_2 R_3 R_4 C_m \quad (7)$$

$$b_1 = g_{m2}g_{m3}g_{m4}R_1R_2R_3R_4R_zC_mC_z \quad (۸)$$

$$b_2 = C_mC_zC_LR_1R_4(R_3 + R_z) \quad (۹)$$

$$b_3 = C_mC_zC_LR_1R_4(C_2R_2R_3 + C_3R_3R_z + C_2R_2R_z) \quad (۱۰)$$

با توجه به روابط فوق صفرهای و قطب های تقویت کننده به صورت زیر خواهد بود:

$$\omega_{z2} = -\frac{g_{mf1}C_m + g_{m2}g_{m1}R_zC_z}{g_{mf1}C_mR_zC_z} \quad (۱۲)$$

$$\omega_{z1} = -\frac{1}{\frac{g_{mf1}C_m}{g_{m2}g_{m1}} + R_zC_z} \quad (۱۱)$$

$$\omega_{p1} = -\frac{1}{g_{m2}g_{m3}g_{m4}R_1R_2R_3R_4C_m} \quad (۱۳)$$

$$\omega_{p2} = -\frac{1}{C_zR_z} \quad (۱۴)$$

$$\omega_{p3} = -\frac{g_{m2}g_{m3}g_{m4}R_zR_2R_3}{C_L(R_z + R_3)} \quad (۱۵)$$

$$\omega_{p4} = -\frac{(R_z + R_3)}{C_L(C_2R_2R_3 + C_2R_2R_z + C_3R_zR_3)} \quad (۱۶)$$

بنابراین با توجه به روابط بدست آمده تقویت کننده را می توان طوری طراحی کرد که هم از لحاظ پایداری و هم پاسخ فرکانسی عملکرد مناسبی داشته باشد. همانطور که در بخش قبل اشاره گردید، ایده اصلی تقویت کننده تفکیک و جداسازی قطب ها به وسیله خازن جبران ساز میلر به اضافه روش حذف صفرو قطب می باشد. به طور خلاصه فرکانس بهره واحد تقویت کننده از رابطه زیر بدست خواهد آمد:

$$\omega_{UGBW} \approx A_0\omega_{UGBW} = \frac{g_{m1}}{C_m} \quad (۱۷)$$

رابطه فوق بیان می کند که برای داشتن فرکانس بهره بالاتر لازم است که g_{m1} افزایش و یا خازن C_m کاهش یابد. کاهش C_m جبران سازی مدار را تحت تاثیر قرار داده و منجر به کاهش حاشیه فاز می شود. از طرفی دیگر افزایش g_{m1} به معنای افزایش جریان می باشد که منجر به افزایش توان مصرفی می شود. بنابراین بین پارامترهای ذکر شده مصالحه ای وجود دارد.

۳-۲- کاهش مرتبه تقویت کننده پیشنهادی با استفاده از تکنیک حذف صفر و قطب

همانطور که در بخش های قبلی توضیح داده شد برای داشتن حاشیه فاز مناسب لازم است که مرتبه تقویت کننده پیشنهادی با استفاده از تکنیک حذف صفر و قطب کاهش داده شود. به طور خلاصه با توجه به روابط فوق برای حذف قطب دوم با صفر ω_{z1} لازم است که شرط زیر برقرار باشد:


$$(۱۸)$$

با انتخاب مقداری مناسب برای g_{mf1} می توان قطب سوم را با صفر دوم حذف کرد بنابراین خواهیم داشت:

در رابطه فوق مقدار Rz بایستی خیلی بزرگتر از $R3$ باشد تا $gmf1$ نسبت به تغییرات آن حساس نباشد. با توجه به مباحث فوق، در صورت انجام صحیح صفر و قطب حاشیه فاز بهبود یافته و پایداری تقویت کننده نیز تضمین می شود.

۲-۳- پیاده سازی مداری تقویت کننده پیشنهادی

شکل (۱۱) ساختار مداری تقویت کننده پیشنهادی را نشان می دهد. طبقه اول تقویت کننده شامل ترانزیستورهای $M1-9$ می باشد که به صورت توپولوژی فولد کسکود به کار رفته اند و $gm1$ را ایجاد می کنند. ترانزیستورهای $M15-18$ به عنوان تقویت کننده معکوس کننده طبقه دوم عمل می کند و در واقع $gm2$ را ایجاد می کنند. همچنین ترانزیستورهای $M19-20$ و $M21-22$ طبقه میانی و انتهایی تقویت کننده را تشکیل می دهند که این ترانزیستورها نیز به صورت آرایش سورس مشترک استفاده شده است. میسر فیدفوروارد $gmf1$ تقویت کننده توسط ترانزیستورهای $M10-16$ ایجاد می شوند که در واقع به صورت یک تقویت کننده با آینه جریان فعال پیکربندی شده است. میسر فیدفوروارد $gmf2$ تقویت کننده توسط ترانزیستور $M22$ ایجاد می شوند که به صورت یک تقویت کننده سورس مشترک عمل می کند.



شکل (۱۱) ساختار مداری تقویت کننده پیشنهادی


همچنین توجه شود که در پیاده سازی مدار یک مقاومت سری برای اضافه کردن صفر به تابع تبدیل تقویت کننده استفاده گردید. این مقاومت باعث افزایش حاشیه فاز تقویت کننده می شود. در جدول (۱) مقادیر المان ها ذکر شده است. از آنجایی که انتخاب مقادیر بزرگ برای خازن های Cz و Cm منجر به کاهش SR می شود، در طراحی مداری تقویت کننده سعی شد که مقادیر آنها خیلی بزرگ نباشند.

جدول (۱) ابعاد المان های تقویت کننده شبیه سازی شد


Device	Size	Device	Size
M1	3×0.5μm/0.36 μm	M17	2×1.45μm/0.36 μm
M2,3	1×1μm/0.72 μm	M18	1×1.1μm/0.72 μm
M4,5	10×5μm/0.72 μm	M19	2×1.4μm/0.36 μm
M6,7	16×1.85μm/1 μm	M20	1×1.4μm/0.7 μm
M8,9	8×6μm/1 μm	M21	2×2μm/0.6 μm
M10	4×0.25 μm/0.36 μm	M22	2×1.14μm/0.72 μm
M11,12	1.5 μm/0.38 μm	Cz	0.6 pF
M13,14	0.5 μm/0.18 μm	Rz	200 k

۵- نتایج شبیه سازی

برای اثبات کارایی تقویت کننده پیشنهادی در سطح مدار، ساختار نشان داده شده در شکل (۱۱) با ولتاژ تغذیه 1.2 V، در تکنولوژی 180 nm CMOS شبیه سازی شده است. تقویت کننده می تواند خازن های باری در حد ۵۰۰۰ پیکوفاراد را درایو کند. با توجه به شکل موج های حالت گذرای نشان داده شده در شکل (۱۲) مشخص است که دامنه نوسان تقویت کننده بزرگتر از ۰.۸ ولت پیک تا پیک است. شکل (۱۳) نتیجه شبیه سازی سیگنال کوچک تقویت کننده را نشان می دهد همانطور که مشاهده می شود بهره فرکانس پایین تقویت کننده حدود 108 dB، حاشیه فاز آن حدود ۷۰ درجه و فرکانس بهره واحد آن به ازای خازن بار 500 pF بزرگتر از 3.25 MHz می باشد.





شکل (۱۲) شکل موج های حالت گذرای تقویت کننده



الف

شکل (۱۳) نتیجه شبیه سازی سیگنال کوچک تقویت کننده الف- بهره طبقات مختلف ب- بهره کل و حاشیه فاز





شکل ۱۴) شکل موج های خروجی تقویت کننده در حالت فیدبک واحد

جدول ۲) خلاصه عملکرد تقویت کننده.

Parameter	Value (25°C)
Output Swing	0.8 V
Load Capacitor	5000 pF
DC Gain	108.2 dB
fGBW	3.25 MHz
Phase marging	70°
Supply voltage	1.2 V
Power dissipation	178.8 μW
Technology	180 nm CMOS

همچنین در شکل ۱۴) شکل موج های خروجی تقویت کننده در حالت فیدبک واحد و به ازای ورودی پله با دامنه 0.2 V و فرکانس ورودی نشان داده شده است. همانطور که مشاهده می شود زمان نشست تقویت کننده به ازای خازن بار 5000 pF و دامنه پله تفاضلی ورودی حدود $18\text{ }\mu\text{S}$ می باشد که نشان از عملکرد خوب آن می باشد. همچنین همانطور که مشاهده می شود میزان فراجش تقویت کننده به خاطر حاشیه فاز مناسب ناچیز (حدود 0.3 mV) می باشد. متوسط جریان تقویت کننده حدود $149\text{ }\mu\text{A}$ می باشد. در جدول ۲) خلاصه عملکرد تقویت کننده ارائه شده است.

همچنین نرخ چرخش مثبت و منفی تقویت کننده به ازای مقادیر فوق به ترتیب حدود $0.5\text{ V}/\mu\text{S}$ و $0.08\text{ V}/\mu\text{S}$ می باشد.

۶-مقایسه

• عملکرد تقویت کننده پیشنهادی با چند نمونه از کارهای ارائه شده در مراجع که عملکرد مناسبی دارند، مقایسه می گردد. جدول ۳) مقایسه انجام گرفته با سایر کارهای انجام شده و پارامترهای عملکردی مدنظر را نشان می دهد. اگرچه ممکن است مقایسه انجام گرفته در جدول ۳) منصفانه به نظر نرسد چرا که کار بعضی از مراجع مقایسه شده، از لحاظ فرکانس کاری متفاوت می باشند و یا با استفاده از فناوری دیگری طراحی شده باشد. همچنین سطح تراشه اشغالی ساختار پیشنهادی به مراتب کوچک می باشد. برای مقایسه از معیار FOM استفاده می شود که برای تقویت کننده های چند طبقه تعریف های متفاوتی برای آن ارائه شده است [۱۳-۱۸]. در اینجا از رابطه خیلی مرسوم برای این پارامتر استفاده می شود.

جدول ۳) خلاصه مقایسه عملکرد تقویت کننده پیشنهادی با کارهای دیگر.

Refrence	Process	Total Compensation	CL	Supply (V)	Power dissipation
[33]	(nm)	Cap. (pF)	(pF)	1.5	240 μ W
[16]	180	0.7	500	1	1.4 mW
[42]	120	17.6	500	2	140 μ W
[8]	350	12.5	500	2	260 μ W
[20]	180	8	800	1.2	20.4 μ W
[48]	65	1.15	500	1.2	20.4 μ W
This work	90	1.55	560	1.2	178.8 μ W

۷- نتیجه گیری

همان طور که مشاهده گردید هدف از این پایان نامه ارائه یک تقویت کننده چند طبقه با توان مصرفی و سطح تراشه اشغالی پایین می باشد. در این راستا، ابتدا یک ساختار مناسب جهت پیاده سازی با فناوری سی^۱ ماس ارائه گردید و بعضی از پارامترهای آن به صورت محاسبات ریاضی در سطح مداری انجام گردید. سپس این مدار پیشنهادی با نرم افزار HSPICE و با فناوری 180 nm CMOS شبیه سازی گردید. در ادامه پیشنهاداتی برای دنباله این تحقیق ارائه می شود که می تواند برای محققان این زمینه مفید باشد.

۱- همانطور که در فصل چهار مشاهده گردید یکی از مزایای اصلی تقویت کننده پیشنهادی این است که برای طبقات میانی از تقویت کننده های با مقاومت خروجی کم و در نتیجه بهره پایین استفاده می کند. بنابراین با استفاده از این تکنیک توان مصرفی تقویت کننده کاهش داده می شود. به عنوان پیشنهاد اول توصیه می شود برای کاهش هرچه بیشتر توان مصرفی می توان از تکنیک استفاده مجدد جریان ارائه شده مرجع [۲۳] استفاده شود.

۲- همانطور که می دانیم با افزایش خازن بار عملکرد تقویت کننده از لحاظ نرخ چرخش و زمان نشست محدود می شود، بنابراین لازم است که برای بهبود آن تمهیداتی اندیشیده شود. به عنوان پیشنهاد دوم توصیه می شود که تا حد امکان تقویت کننده به صورت کلاس AB طراحی شود تا به هنگام تغییرات سریع، بتواند عملکرد مناسبی از لحاظ پاسخ دینامیکی داشته باشد.

مراجع

- [۱] B. Razavi, Design of Analog CMOS Integrated Circuits. Boston, MA: McGraw-Hill, 2001.
- [۲] P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design, 2nd ed. New York, NY: Oxford, 2002.
- [۳] H. Lee, P. K. T. Mok. Active-Feedback frequency-compensation technique for low-power multistage amplifiers. IEEE J. Solid-State Circuits Mar. 2003; vol. 38: no. 3, pp. 511–520.
- [۴] S. Guo, H. Lee. Dual active-capacitive-feedback compensation for low-power large-capacitive-load three-stage amplifiers. IEEE J. Solid-State Circuits Feb. 2011; vol. 46: no. 2, pp. 452–464.
- [۵] X. Peng, W. Sansen, L. Hou, J. Wang, W. Wu. Impedance adapting compensation for low-power multistage amplifiers. IEEE J. Solid-State Circuits Feb. 2011; vol. 46: no. 2, pp. 445–451.
- [۶] F. You, S. H. K. Embabi, E. Sanchez-Sinencio. Multistage amplifier topologies with nested Gm-C compensation. IEEE J. Solid-State Circuits Dec. 1997; vol. 32: no. 12, pp. 2000–2011.
- [۷] X. Peng, W. Sansen. Transconductance with capacitances feedback compensation for multistage amplifiers. IEEE J. Solid-State Circuits Jun. 2005; vol. 40: no. 6, pp. 1514–1520.

- A. D. Grasso, G. Palumbo, S. Pennisi. Analytical comparison of frequency compensation techniques in three-stage amplifiers. *J. Circuit Theory and Applications* Dec. 2006; vol. 36L: pp. 53–80. [۸]
- R. G. H. Eschauzier, L. P. T. Kerklaan, J. H. Huijsing. A 100-MHz 100-dB operational amplifier with multi path nested Miller compensation structure. *IEEE J. Solid-State Circuits* Dec. 1992; vol. 27: no. 12, pp. 1709–1717. [۹]
- K. N. Leung, P. K. T. Mok. Nested Miller compensation in low power CMOS design. *IEEE Trans. Circuits Syst. II* Apr. 2001; vol. 48: no. 4, pp. 388–394. [۱۰]
- K.-P. Ho, C.-F. Chan, C.-S. Choy, K.-P. Pun. Reversed nested Miller compensation with voltage buffer and nulling resistor. *IEEE J. Solid-State Circuits* Oct. 2003; vol. 38: no. 10, pp. 1735–1738. [۱۱]
- A. D. Grasso, D. Marano, G. Palumbo, S. Pennisi. Improved reversed nested Miller compensation technique with voltage buffer and nulling Resistor. *IEEE Trans. Circuits Syst. II* May 2007; vol. 54: no. 5, pp. 382–386. [۱۲]
- A. D. Grasso, G. Palumbo, S. Pennisi. Advances in reversed nested Miller compensation. *IEEE Trans. Circuits Syst. I* Jul. 2007; vol. 54, no. 7: pp. 1459–1470. [۱۳]
- A. D. Grasso, D. Marano, G. Palumbo, S. Pennisi. Analytical comparison of reversed nested Miller frequency compensation techniques. *J. of Circuit Theory and Applications* Sept. 2010; vol. 38: no. 7, pp. 709–737. [۱۴]
- S. Guo and et al, “Cross Feedforward Cascode Compensation for Low-Power Three-Stage Amplifier With Large Capacitive Load,” *IEEE JOURNAL OF SOLID-STATE CIRCUITS*, VOL. 47, NO. 9, pp. 2227-2234, Sep. 2012. [۱۵]
- D. Grasso and et al, “High-Performance Three-Stage Single-Miller CMOS OTA with no Upper Limit of CL,” *IEEE Transactions on Circuits and Systems II: Express Briefs*, 2017 DOI 10.1109/TCSII.2017.2756923. [۱۶]
- S. O. Cannizzaro, and et al, “Design Procedures With Nested-Miller Compensation,” *IEEE Transactions on Circuits and Systems—I: REGULAR PAPERS*, vol. 54, no. 5, May 2007 [۱۷]
- X. Fan and et al, “Single Miller capacitor frequency compensation technique for low-power multistage amplifiers,” *IEEE Journal of Solid-State Circuits*, vol. 40, no. 3. pp. 584 - 592, Mar. 2005. [۱۸]
- [19] M. Jalalifar, M. Yavari, F. Raissi. A novel topology in RNMC amplifiers with single Miller compensation capacitor. in *Proc. IEEE Int. Symp. Circuits and Systems* May 2008; pp. 296–299
- [20] Z. Qianneng, L. Qi, L. Chen, L. Jinzhao, L. Hongjuan, L. Yunsong, P. Yu, L. Guoquan, C. Xuemei, Three-stage amplifier adopting Dual-Miller with Nulling-Resistor and dual-feedforward techniques, *TELKOMNIKA Indones. J. Electr. Eng.* 12 (8) (2014) 6055–6062
- [21] F. Zhu, S. Yan, J. Hu, and E. Sánchez-Sinencio, “Feedforward reversed nested miller compensation techniques for three-stage amplifiers,” in *Proc. IEEE Int. Symp. Circuits and Systems*, (Kobe, Japan), pp. 2575–2578, May 2005. A. D. Grasso, and et al, “Three-Stage CMOS OTA for Large Capacitive Loads With Efficient Frequency Compensation Scheme,” *IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS*, VOL. 53, NO. 10, pp. 1044-1048, OCT. 2006.
- [22] K. N. Leung, P. Mok, W.-H. Ki, and J. Sin, “Three-stage large capacitive load amplifier with damping-factor-control frequency compensation,” *IEEE J. SolidState Circuits*, vol. 35, no. 2, pp. 221–230, Feb. 2000
- [24] L. Zhang, and et al, “Current-reuse single Miller feedforward

- [25] compensation for multi-stage amplifiers,” Electronics Letters, Vol. 49 No. 2, Jan. 2013.
- [26] M. Wai Lau, and et al “Enhanced active-feedback frequency compensation with on-chipcapacitor reduction feature for amplifiers with large capacitive load,” International Journal of Circuit Theory and Applications, Jan. 2017. DOI: 10.1002/cta.2326
- [27] H. Aminzadeh and M. A. Dashti, “Dual loop cascode-Miller compensation with damping actor control unit for three-stage amplifiers driving ultralarge load capacitors,” Int J Circ Theor Appl. pp. 1–18, Aug. 2018. DOI: 10.1002/cta.2563